

(11) Publication number:

61

Generated Document.

PATENT ABSTRACTS OF JAPAN

(21) Application number: 59050413.

(51) Intl. Cl.: H01L 23/12 H01L 23/02 H01

1/18

(22) Application date: 16.03.84

(30) Priority:

(43) Date of application

publication:

03.10.85

(84) Designated contracting

states:

(71) Applicant: NEC CORP

(72) Inventor: SENBA NAOHARU

(74) Representative:

(54) CHIP CARRIER


(57) Abstract:

PURPOSE: To enable stacking at two stages and three stages with similar semiconductor devices using chip carriers by a method wherein the upper part of a chip carrier body is provided with an electrode for stacking connection.

CONSTITUTION: A resinous frame 9 is adhered to the upper surface in the periphery of a ceramic container base 1, thus forming the chip carrier body. Electrodes 11 penetrating vertically through through-holes 12 are provided in the frame 9 or the four corners of the chip carrier body. After a semiconductor element 4 is fixed to the center recess of the container base 1, the electrode of the semiconductor element 4 is connected to the chip carrier electrode 2 of the base 1 with metallic fine wires 3; then, the whole is sealed with a resin 15. A semiconductor device 10 thus constructed is

connected by fitting the electrodes 11 at the four corners of the container base 1 to the electrode 8 of the printed circuit board 7. Next, a similar semiconductor device 20 is stacked on the semiconductor device 10 and fixed by connection with the four-corner electrodes 11 penetrating through the upper and lower surfaces; thereby, a two-stacked chip carrier type semiconductor device is obtained.

COPYRIGHT: (C)1985,JPO&Japio



(51) CHIP CARRIER

(11) 60-191548 (A)

(43) 3.10.1985 (19) JP

(2D Appl. No. 59-50413)


(22) 16.3.1984

GI) NIPPON DENKI K.K. (72) NAOHARU SENBAL

(51) Int. CF, H01L23 12,H01L23,02,H01L25 10,H05K1/18

PURPOSE: To enable stacking at two stages and three stages with similar semiconductor devices using chip carriers by a method wherein the upper part of a chip carrier body is provided with an electrode for stacking connection.

CONSTITUTION: A resinous frame 9 is adhered to the upper surface in the periphery of a ceramic container base 1, thus forming the chip carrier body. Electrodes 11 penetrating vertically tiarough through holes 12 are provided in the frame 9 or the four corners of the chip carrier body. After a semiconductor element 4 is fixed to the center recess of the container base 1, the electrode of the semiconductor element 4 is connected to the chip carrier electrode 2 of the base 1 with metallic fine wires 3; then, the whole is sealed with a resin 15. A semiconductor device 10 thus constructed is connected by fitting the electrodes 11 at the four corners of the container base 1 to the electrode 8 of the printed circuit board 7. Next, a similar semiconductor device 20 is stacked on the semiconductor device 10 and fixed by connection with the four-corner electrodes 11 penetrating through the upper and lower surfaces; thereby, a two-stacked chip carrier type semiconductor device is obtained.



99日本国特許庁(JP)

① 特許出關公開

[®]公開特許公報(A)

昭60-194548

®Int.Cl.⁴ H 01 L 23/12 識別記号

厅内整理番号

母公開 昭和60年(1985)10月3日

H 01 L 23/12 23/02 25/10 H 05 K 1/18 7357-5F 7738-5F 7638-5F

6736-5F

-5F 審査請求 未請求 発明の数 1 (全 2 頁)

❷発明の名称 チップキャリャ

砂特 願 昭59-50413

治

❷出 願 昭59(1984)3月16日

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

切出 聊 人 日本電気株式会社 砂代 理 人 弁理士 内 原 音

明細 書

1. 発明の名称

テップキャリヤ

2. 労許請求の範囲

テップキャリヤ本体部の上面に、検重ね袋使用 の質値が設けられていることを特徴とするテップ キャリヤ。

3. 発明の評細な説明

1.産業上の利用分野

本発明は、巣枝回路衆子などの半端体象子を内部に収納し保護する収納容器 (パッケージという)のうち、骨にリードレス型として開発されたテップキャリヤに関する。

D · 従来技術

37.1 図(a)は、従来一枚のチップキャリヤ型パッケージの半導体装置の平面図、同図(b)は断面図である。 これらの図にかいて、セラミックやガラス

エポキシなどで作られているテップキャリナの容 調素台1 K電極2 が形成され、中央凹部K 半導体 東子4 を授者後、半導体東子の電極とテップキャ リナの電極2 との間が金属組織3 を用いて授続さ れ、樹脂5 Kより対止されている。このような半 導体装置をプリント回路基板7 K 搭載する場合は、 テップキャリヤの電極2 とプリント回路基板側電 低8 を接着剤(導電性接着剤・はんだ等)6 を用 いて接続している。

八,為明の目的

本発明の目的は、前述したよりな従来構造の間 別点を解析することのできる多数搭載テップキャ

羽見昭60-194548 (2)

11を合せて程成し、つぎに、同様の半導体装置 20を半導体装置10の上に重ね、上下面に貫通 している四隅の電極11でもって接続固定するこ とにより、2段型ねのチップキャリヤ型半導体接 置が得られる。

へ・発明の効果

本発明のテップキャリキを用いた半線体袋値は、 テップキャリキ本体上部に、設置ね袋駅用の運信 が設けられているので、この運信を用いて、間様 のテップキャリキを用いた半線体銭値と、2段に も3段にも重ね合せることができる。したがって、 とのようにして多段構成とすることにより、ブリ ント回路数に直接半線体架子を搭載し、ワイヤ ポンディングで実装するのに比べ、容易に2倍以 上の集段取とすることができる効果がある。

4. 図面の削単な説明

第1図(a)は従来のチップキャリヤを用いた半導体委員の平面図、同図(b)断面図、第2図(a)は本発明の一実制例による半導体委員の平面図、同図(b)

リヤを提供するにある。

ニ・発明の構成

本免明によればテップキャリヤ本体部の上面に、 検査ね役技用の気傷が設けられたテップキャリヤ が得られる。

ホ・実施例 -


つぎに本発明を実施例により説明する。

は断面図である。

1 ……容容高台、2 ……チャプキャリヤ電極、3 ……金属階級、4 ……半県体業子、5 ……剣止 樹脂、7 ……ブリント回略高板、8 ……回路高板 電低、9 ……枠体、1 1 ……積重ね接続用四限電 低、1 2 ……スルーホール、1 0 , 2 0 ……半導 体装置。

代理人 弁律士 内 原





Title: JP60194548A2: CHIP CARRIER

Country: JP Japan

Kind:A

Inventor(s): SENBA NAOHARU

Applicant/AssigneeNEC CORP

Inquire Regarding News, Profiles, Stocks and More about this company

Issued/Filed Dates: Oct. 3, 1985 / March 16, 1984

Application Number: JP1984000050413

IPC Class: H01L 23/12; H01L 23/02; H01L 25/10; H05K 1/18;

Priority Number(s): March 16, 1984 JP1984000050413

Abstract: Purpose: To enable stacking at two stages and three stages with similar semiconductor devices using chip carriers by a method

wherein the upper part of a chip carrier body is provided with an

electrode for stacking connection.




Constitution: A resinous frame 9 is adhered to the upper surface in the periphery of a ceramic container base 1, thus forming the chip carrier body. Electrodes 11 penetrating vertically through throughholes 12 are provided in the frame 9 or the four corners of the chip carrier body. After a semiconductor element 4 is fixed to the center recess of the container base 1, the electrode of the semiconductor element 4 is connected to the chip carrier electrode 2 of the base 1 with metallic fine wires 3; then, the whole is sealed with a resin 15. A semiconductor device 10 thus constructed is connected by fitting the electrodes 11 at the four corners of the container base 1 to the electrode 8 of the printed circuit board 7. Next, a similar semiconductor device 20 is stacked on the semiconductor device 10 and fixed by connection with the four-corner electrodes 11 penetrating through the upper and lower surfaces; thereby, a twostacked chip carrier type semiconductor device is obtained. COPYRIGHT: (C)1985,JPO&Japio

Family:none

Other Abstract Info:none

Foreign References: Show the 6 patents that reference this one



⑩日本国特許庁(JP)

⑩特許出願公開

® 公開特許公報(A) 昭60-194548

@Int_Cl_4

識別記号

庁内整理番号

❷公開 昭和60年(1985)10月3日

H 01 L 23/12 23/02 25/10 7357-5F 7738-5F 7638-5F

7638-5F 6736-5F

F 審査請求 未請求 発明の数 1 (全2頁)

図発明の名称

H 05 K

チツプキヤリヤ

②特 願 昭59-50413

愛出 願 昭59(1984)3月16日

砂発 明 者

山波 直治

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

⑪出 願 人 日本電気株式会社

1/18

60代理人 并理士内原 晋

明 細 看

1. 発明の名称

2. 特許請求の範囲

チップキャリヤ

チップキャリヤ本体部の上面に、積重ね接続用 の単極が設けられていることを特徴とするチップ キャリヤ。

3. 発明の詳細な説明

ィ・産業上の利用分野

本発明は、集積回路素子などの半導体素子を内部に収納し保護する収納容器(パッケージという)のうち、特にリードレス型として開発されたチップキャリヤに関する。

口. 從来技術

第1図(a)は、従来一般のチップキャリヤ型パッケージの半導体装置の平面図、同図(b)は断面図である。これらの図において、セラミックヤガラス

エポキンなどで作られているチップキャリヤの容器基台1 に電極2 が形成され、中央凹部に半導体素子4 を接着後、半導体素子の電極とチップキャリヤの電極2 との間が金属細線3 を用いて接続され、樹脂 5 により對止されている。このような半導体装置をプリント回路基板7 に搭載する場合は、チップキャリヤの電極2 とブリント回路基板側電 後8 を接着剤(導電性接着剤・はんだ等)6 を用いて接続している。

しかしながら、このような構造では、平面的な搭載方法のみしか適用不可能であり、ブリント回路基板に直接半導体業子を搭載し、ワイヤポンディングによる接続方法と比較しても、ポンディング範囲よりも更に大きくなるので集積度は低くなる。しかし、高集積化,小型化が要求されている現今では、従来方法のチップキャリヤの構造をもってしては対応不可能である。

ハ.発明の目的

本発明の目的は、前述したような従来構造の問題点を解消することのできる多段搭載チップキャ

特恩昭60-194548 (2)

リヤを提供するに る。

ニ・発明の構成

本発明によればテップキャリヤ本体部の上面に、 検重ね接続用の電極が設けられたチップキャリヤ が得られる。

ホ・実施例

つぎに本発明を実施例により説明する。

11を合せて接続し、つぎに、同様の半導体装置 20を半導体装置10の上に重ね、上下面に貫通 している四隅の電極11でもって接続固定すると とにより、2段重ねのチップキャリヤ型半導体装 置が得られる。

へ・発明の効果

本発明のチップキャリヤを用いた半導体装置は、チップキャリヤ本体上部に、機重ね接続用の電値が設けられているので、この電値を用いて、凹様のチップキャリヤを用いた半導体装置と、2段にも3段にも重ね合せることができる。したがって、このようにして多段構成とすることにより、ブリント回路基板に直接半導体案子を搭載し、ワイヤボンディングで実装するのに比べ、容易に2倍以上の集積度とするととができる効果がある。

4. 図面の簡単な説明

第1図(a)は従来のチップキャリヤを用いた半導体装置の平面図、同図(b)断面図、第2図(a)は本発明の一実施例による半導体装置の平面図、同図(b)

は断面図である。

1 ……容器善台、2 ……チップキャリヤ電極、3 ……会属細線、4 ……半導体来子、5 ……對止 樹脂、7 ……プリント回路善板、8 ……回路薔板 電極、9 ……枠体、11 …… 殺重ね接続用四隣電 極、12 ……スルーホール、10,20 ……半導 体装置。

代理人 弁理士 内 原



